ISE 9.2i  – “警告:布线:436  – 使用ChipScope内核探测全局时钟网络时遇到布线器错误”-Altera-Intel社区-FPGA CPLD-ChipDebug

ISE 9.2i – “警告:布线:436 – 使用ChipScope内核探测全局时钟网络时遇到布线器错误”

问题描述

我有一个带有ChipScope核心的设计,我正在尝试探测全球时钟网络。布线器失败并显示以下消息:

“警告:布线:436 – 布线器检测到一个或多个连接的无法布线状况。布线器将完成

设计的其余部分并将它们保留为未布线状态。此行为的原因是放置问题

或不可布线的放置约束。为了让您使用FPGA编辑器来隔离问题,以下是一个列表

(最多10个)这种不可连接的连接:

Unroutable信号:CLK0_CLKA1引脚:U_ila_pro_0 / i_dt1 / 1 / data_and_trig_dly1_3 / BX

……“

我该怎么做才能纠正这个失败?

解决/修复方法

如果由于布线资源限制而在DCM / PLL输出和BUG之间添加探针,则可能会出现此问题。

要纠正此问题,请改为探测BUFG输出。以下是一个例子:

DCM_BASE_inst(

.CLK0(CLK),// 0度DCM CLK输出

.CLKFB(CLK_bufout)// DCM时钟反馈

);

BUFG CLK_BUFG_INST(

.I(CLK),

.O(CLK_bufout));

要解决此问题,请将探针从CLK移至CLK_bufout。

请登录后发表评论

    没有回复内容