LogiCORE FIFO Generator v4.1  – 当FULL被置位时,PROG_EMPTY可能会断言或PROG_FULL可能会断言-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIFO Generator v4.1 – 当FULL被置位时,PROG_EMPTY可能会断言或PROG_FULL可能会断言

问题描述

使用公共时钟配置和单个或多个可编程满或空阈值输入端口选项的FIFO Generator v4.1内核可能会出现PROG_FULL和PROG_EMPTY标志的异常行为。具体来说,当FULL被置位时,PROG_EMPTY可能会断言,PROG_FULL可能会解除断言。

使用以下FIFO选项时会发生此问题:

– 公共时钟FIFO

– 单/多可编程空/全阈值输入端口

– 未使用几乎满标志(即在CORE Generator定制期间未选中)

解决/修复方法

此问题将在下一个核心版本中修复。在此之前,您可以使用以下方法之一来解决此问题:

– 在FIFO内核之外实现逻辑,当FULL置位时强制PROG_EMPTY为低电平,并在FULL置位时强制PROG_FULL为高电平。

– 声明FULL时忽略PROG_EMPTY和PROG_FULL标志。

请登录后发表评论

    没有回复内容