9.1i EDK  – 如何让ML402 VSK参考设计ml402_mpeg4_dec在9.1下工作?-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i EDK – 如何让ML402 VSK参考设计ml402_mpeg4_dec在9.1下工作?

问题描述

我从http://www.xilinx.com/products/devboards/reference_design/Video_Starter_Kit.htm下载“ml402_mpeg4_dec.zip”

升级到EDK9.1.02后,我在PlatGen期间收到以下错误:

“错误:Xst:2587 – 实例<opb_memcon_0>的端口<ddr_cs_l>在定义<opb_memcon>中具有不同的类型。

错误:MDT – 中止XST流程执行……

信息:MDT – 参考

d:\ xilinx_demo \ V4-视频起动\ ml402_mpeg4_dec \ ml402_mpeg4_dec \ EDK \综合

\ opb_memcon_0_wrapper_xst.srp了解详情

错误:MDT – platgen因错误而失败!

make:*** [implementation / opb_memcon_0_wrapper.ngc]错误2

完成!”

如何在EDK9.1中使其工作?

解决/修复方法

1.修改OPB_MEMCON_v1_00_a的MPD文件中的第65行:

原版的:

PORT ddr_cs_l =“”,DIR = OUT,VEC = [0:0]

改性:

PORT ddr_cs_l =“”,DIR = OUT

2.修改UCF文件的第15行:

原版的:

Net opb_memcon_0 / opb_memcon_0 / OPB_IPIF_I / OPB_BAM_I / RESET_MIR_I0 / sw_reset TIG;

改性:

Net opb_memcon_0 / opb_memcon_0 / OPB_IPIF_I / OPB_BAM_I / * RESET_MIR_I0 / sw_reset TIG;

请登录后发表评论

    没有回复内容