9.2i EDK,MPMC v3.00a  – 初始化不能以只读XCL端口作为端口0完成-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i EDK,MPMC v3.00a – 初始化不能以只读XCL端口作为端口0完成

问题描述

校准未完成,当在MPMC的端口0使用只读XCL端口时,INIT_DONE不会变为高电平。它仅影响基于Virtex-4和Virtex-5 MIG的PHY。

我该如何解决这个问题?

解决/修复方法

MPMC要求将训练端口移动到具有可写接口的PIM,以便可以将校准数据写入存储器。要解决此问题,请在第一个PIM端口上使用可写端口,或使用C_WR_TRAINING_PORT属性手动更改校准使用的端口以选择其他端口。

这将在EDK版本10.1i中修复

请登录后发表评论

    没有回复内容