问题描述
ISE 9.2.02中GTP_DUAL的时序仿真模型包含一个错误,可能导致GTP RX接口在Verilog时序仿真中输出Xs。仅在包含GTP_DUAL的时序仿真中以及仅在使用ISE 9.2.02时才会发生故障。行为仿真不受影响。本答复记录包含一个补丁,用于修复ISE 9.2.02中的GTP时序仿真。
解决/修复方法
安装补丁。
1.备份临时目录中%Xilinx%\ verilog \ src \ simprims目录中的X_GTP_DUAL.v文件。
2.在此处下载修补文件:
http://www.xilinx.com/txpatches/pub/utilities/fpga/ar_24367_patch.zip
4.重新运行COMPXLIB。
或者,您可以将修补的X_GTP_DUAL.v直接编译到仿真中。例如,在ModelSim中,将行vlog -work simprims_ver X_GTP_DUAL.v添加到.do脚本中。
没有回复内容