9.2 Floorplanner  – 为Virtex-5器件写入错误的DSP48位置约束-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2 Floorplanner – 为Virtex-5器件写入错误的DSP48位置约束

问题描述

当我在Floorplanner中为我的Virtex-5设计创建位置约束时,它会创建一个“DSP48E_XnYn”而不是“DSP48_XnYn”。什么时候修复?

解决/修复方法

最新的9.2i Service Pack中已修复此问题:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

包含此修复程序的第一个Service Pack是9.2i Service Pack 2。

请登录后发表评论

    没有回复内容