FPGAExpress1.2，2：XC4000全球缓冲区约束：错误：BASTE：263

描述

关键词：MAP，BUFGP，BUFGS，XL，EX，FPGAExpress，1.2，2，LOC，PIN
时钟约束

紧迫性：标准

一般描述：

在映射中，报告如下错误：

错误：BASTE：263 – LOC约束“BufggWnw，BuffGeWnw，BuffgsxWnw”
（BUFG位置）对于BUFGS符号“LT；符号名称& GT”无效。
（输出信号＝& lt；信号名称& gt），该映射被映射到以下站点
类型：BUFGLS

原因：
FPGA Express将位置约束放在全局缓冲区上，而不是在
PAD（EXT记录）。如果您试图放置一个标准的“PXX”PIN位置
在Express内的时钟约束下，将发生此错误。

这个问题已经用Express修补程序2.0.3解决了。请看
（Xilinx解决方案3566）下载此修补程序。

解决方案

一

使用时钟缓冲器而不是使用PIN号来约束时钟。
名称和位置。每个XC400 0EX/XL时钟缓冲器由一个位置指定。
姓名。

GCK1＝BufGLSW-WNW
GCK2＝BuffGLSWSW
GCK3＝BuffGLS-SSW
GCK4＝BuffgLS-SSE
GCK5＝BufgsSe
GKC6=蟾酥烯
GCK7= Buffgsnnne
GCK8= BuffGLSNNNW

每个GCK对应的PIN号可以在引脚表中找到。
使用特殊包装。

对于XC400 0E，语法略有不同：

BuffgpTl，BuffgpTr，BuffgpB-BL，BufgpPbR，
BuffgsTl，BuffgsTr，BuffgsBL，BuffgsBr，

在FPGAExpress：
1。创建一个实现。
2。双击当前实现并选择端口选项卡。
三。在Pad Loc下，用GCK位置名称替换PIN号。

二

另一种选择是在UCF文件中使用PIN位置约束。
以下语法：

Net & lt；CLOCKILL PARTHONE NET＆GT；LOC= P & Lt；PiNoNo.G.；