9.2i XST – “INTERNAL_ERROR：Xst：cmain.c：3111：1.8.6.1”

问题描述

关键字：内部，错误，Verilog，XST，cmain

当我使用XST综合我的设计时出现内部错误。为什么？

解决/修复方法

内部错误的可能原因之一是由于以下构造

分配VC1 [15：0] = {{2 {Add0 [13]}}，Add0 [13：0]} + {{2 {Add1 [13]}}，Add1 [13：0]};

要解决此问题，请按如下所示重写代码

wire [15：0] tmpAdd0 = {{2 {Add0 [13]}}，Add0 [13：0]};

wire [15：0] tmpAdd1 = {{2 {Add1 [13]}}，Add1 [13：0]};

wire [16：0] tmpVC1 = tmpAdd0 + tmpAdd1;

分配VC1 [15：0] = tmpVC1 [15：0];

注意：Xilinx正在积极尝试提供更好的错误消息，以帮助您调试问题。 Xilinx建议您在以下网址打开一个Webcase： http ： //www.xilinx.com/support/clearexpress/websupport.htm并提供一个测试用例，可以重现该问题，以便在将来的版本中修复该问题。