9.1i Tcl  – 如何通过Xilinx Tcl接口设置Placer成本表?-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i Tcl – 如何通过Xilinx Tcl接口设置Placer成本表?

问题描述

当我按照开发系统参考指南中的描述使用Xilinx Tcl shell设置Starting Placer Cost Table时,它只会更改Map的Cost Table。如何更改PAR的成本表?

解决/修复方法

这将在未来的软件版本中修复。在此期间,您需要在Project Navigator的PAR Properties中更改此选项。

[!<http:// crs:9089 / itg / web / knta / crt / RequestDetail.jsp?REQUEST_ID = 426570&ID_CACHE_NAME = REQ_SEARCH_0>!]

请登录后发表评论

    没有回复内容