9.1i Tcl  –  Virtex-5  – “错误:TclTask​​sC:project_095  – 项目集:未知属性”全局时钟缓冲区数“。”-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i Tcl – Virtex-5 – “错误:TclTask​​sC:project_095 – 项目集:未知属性”全局时钟缓冲区数“。”

问题描述

Project Navigator,Clock Buffer,Virtex-5,项目集,项目获取

尝试使用以下命令设置XST的全局时钟缓冲区数时:

项目集“全局时钟缓冲区数”19-process“Synthesize – XST”

错误:

错误:TclTask​​sC:project_095 – 项目集:未知属性“全局时钟缓冲区数”。

输入[项目属性]以获取更多信息。

发生。

解决/修复方法

对于Virtex-5器件,此选项在XST中称为“时钟缓冲器数”,这也是Tcl shell所期望的。

请改用以下命令:

项目集“时钟缓冲器数量”19-process“Synthesize – XST”

请登录后发表评论

    没有回复内容