Schematic – “错误:DesignEntry:206  – 网络必须连接到符号引脚或I / O标记。”-Altera-Intel社区-FPGA CPLD-ChipDebug

Schematic – “错误:DesignEntry:206 – 网络必须连接到符号引脚或I / O标记。”

问题描述

当我实现或综合Schematic设计时,会出现以下消息:

“错误:DesignEntry:206 – Net <net_name>必须连接到符号引脚或I / O标记。”

解决/修复方法

这是一个有效的错误,它发生在网络两端悬空并需要连接到符号引脚或I / O标记时。

要删除此消息,请将网络连接到符号引脚或I / O标记。

在ISE 10.1及更高版本中,如果用户执行以下操作以将此错误更改为警告消息,则网络可能会保持浮动状态:

1.选择编辑 – >首选项 – >Schematic编辑器 – >检查。

2.将“将无负载网络和IO视为”和“将无源网络和IO视为”更改为警告。

请登录后发表评论

    没有回复内容