9.1i SP3 Virtex-5 DRC – “错误：PhysDesignRules：1407 – 块上的悬空引脚： ： 。对于DELAY_SRC编程I或IO，必须连接IODELAY的IDATAIN输入引脚。“
问题描述
关键字：BitGen，DRC，IODELAY，DELAY_SRC
9.1i SP3 Virtex-5 DRC – “错误：PhysDesignRules：1407 – 块上的悬空引脚：
没有回复内容