M1.4:TRCE报告大延迟TBUFs驱动的网络上拉-Xilinx-AMD社区-FPGA CPLD-ChipDebug

M1.4:TRCE报告大延迟TBUFs驱动的网络上拉

描述

一般描述:

在一个总是由三态缓冲器驱动的网络上,用户

如果有一个网络,可能会发现网络上有很大的延迟。

拉上它。即使网络总是被驱使

一个值由三个状态,跟踪将报告最坏的情况

在网络上延迟,就像上拉驱动它一样,因为

不知道用户的设计是否依赖于

拉上来驱动它。

参考文献100865

解决方案

如果设计需要一个上拉(如棒),那么

跟踪正在报告期望值,因为上拉。

有时会开车上网。

如果三态驱动器总是将网络驱动到“1”或“0”,

那么就不需要上拉了。有一个“弱守门员”

在XC400 0E/EX/XL长线上不允许的电路

长线浮动(Z)。通过移除拉起,特雷斯

将能够报告在网络上的延迟驱动

三态缓冲器,这是更可取的。

请登录后发表评论

    没有回复内容