VCS SmartModel，SWIFT接口 – 如何在VCS中为ISE 9.1x（及更高版本）和Linux Enterprise版本使用MGT和PPC SmartModel？

问题描述

Hard IP仿真流程使用Synopsys VMC模型来仿真IBM PowerPC微处理器和RocketIO多千兆位收发器。由于VMC模型是从实际设计派生出来的独立于仿真器的模型，因此它们是准确的评估模型。要仿真这些模型，必须使用支持SWIFT接口的仿真器。

这些模型在Linux Enterprise Edition中如何在VCS中使用？

解决/修复方法

有关使用64位VCS运行SmartModel的信息，请参阅（Xilinx答复24798） 。

运行VHDL仿真时，运行compxlib以预编译库。

有关compxlib的信息，请参阅以下软件手册：

http://www.xilinx.com/support/documentation/dt_ise.htm

设置文件

设置文件是必须为正确仿真设置的变量的描述。

例

setenv Xilinx <Xilinx路径>

setenv VCS_HOME <VCS路径>

setenv LM_LICENSE_FILE <license.dat>：$ {LM_LICENSE_FILE}

setenv VCS_SWIFT_NOTES 1

setenv LMC_HOME $ Xilinx / smartmodel / lin / installed_lin

setenv LMC_CONFIG $ LMC_HOME / data / linux.lmc

setenv VCS_CC gcc

setenv LD_LIBRARY_PATH $ LMC_HOME / sim / pli / src：$ LMC_HOME / lib / linux.lib：$ LD_LIBRARY_PATH

setenv PATH $ {LMC_HOME} / bin：$ {VCS_HOME} / bin：$ {PATH}

setenv PATH $ {Xilinx} / bin / lin：$ {PATH}

更改“<>”中的参数以匹配您的系统配置。

仿真文件

仿真文件是一个示例VCS编译仿真脚本，它说明了必须编译和加载哪些文件以进行仿真。您可以通过适当地包含设计和测试平台文件来修改此文件以仿真设计。

例

vcs -lmc-swift + neg_tchk \

<design> .v <testbench> .v \

$ {Xilinx} /verilog/src/glbl.v \

-y $ {Xilinx} / verilog / src / unisims + libext + .v \

-y $ {Xilinx} / verilog / src / simprims + libext + .v \

-y $ {Xilinx} / smartmodel / lin / wrappers / vcsmxverilog + libext + .v \

sim -l vcs.log

更改“<>”中的参数以匹配您的设计文件和测试平台。

注意：Virtex-5 SmartModel具有负设置和保持时间。 VCS_MX需要使用+ neg_tchk来启用负时序检查。