LogiCORE Packet Queue v2.2  –  9.2i IP Update 1的发行说明和已知问题(9.2i_IP1)-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE Packet Queue v2.2 – 9.2i IP Update 1的发行说明和已知问题(9.2i_IP1)

问题描述

关键词:CORE Generator,异步,同步,通用,时钟,内存,异步,非对称,非对称,v2.2

解决/修复方法

v2.2中的新功能v2.2中的 错误修复 (Xilinx答复23709) MAP – “错误:LIT:250 – 引脚RAMB16符号的WEA0,WEA1,WEA2和WEA3” 一般信息 (Xilinx答复22689)我可以自动刷新数据包被读取? (Xilinx答复22681)内核在写入大数据包时停止响应(Xilinx答复22682)刷新正在读取的数据包会导致数据损坏(Xilinx答复22685)刷新太多数据包会导致数据损坏v2.2中的已知问题 Packet Queue v2.1已知问题 (Xilinx答复24562)Packet Queue v1.2已知问题 (Xilinx答复22842)

请登录后发表评论

    没有回复内容