LogiCORE Block Memory Generator v2.5  –  9.2i IP Update 1的发行说明和已知问题(9.2i_IP1)-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE Block Memory Generator v2.5 – 9.2i IP Update 1的发行说明和已知问题(9.2i_IP1)

问题描述

关键词:CORE Generator,ip1_jm,mem,内存,异步,非对称,非对称,非对称,Block RAM,RAMB,Block RAM,BRAM,RAMB16,RAMB,仿真,UniSim,SimPrim,unisims,simprims,NetGen,SDF,CORE发电机(Xilinx答复25222)

解决/修复方法

有关迁移工具包的已知问题的一般信息 http://www.xilinx.com/ipcenter/blk_mem_gen/blk_mem_gen_migration_kit.htm(Xilinx 答复24848)(Xilinx答复29168)对v2.5 XCO参数所做的更改。 (Xilinx答复24712)如何测试在块存储器生成器中触发ECC SBITERR和DBITERR输出的用户逻辑。 v2.5中的新功能v2.5中的 错误修复v2.5中的 已知问题 (Xilinx答复29168) v2.5 XCO参数已更改(Xilinx答复23688)当项目目录为时,Linux内存生成器GUI将无法在Linux和Solaris上打开在“$ XILINX”中(Xilinx答复23744)无效地址输入可能导致内核在DOUT总线上产生Xs (Xilinx答复24034)块内存生成器内核需要很长时间才能生成(Xilinx答复24313)内核可能会发出意外输出和仿真警告:“#**警告:仿真时的功能警告……” (Xilinx答复24804)错误:sim:166 – 发生内部错误。关闭核心定制GUI。 器件问题 http://www.xilinx.com/cn/support/mysupport.htm 块存储器生成器v2.4已知问题 (Xilinx答复24555)Block Memory Generator v2.3已知问题 (Xilinx答复24229)Block Memory Generator v2.2已知问题 (Xilinx答复23849)

请登录后发表评论

    没有回复内容