LogiCORE SPI-4.2（POS-PHY L4）v8.4 – 9.2i IP更新1（9.2i_IP1）的发行说明和已知问题

Altera_wiki

6年前发布

问题描述

本发行说明适用于9.2i IP Update 1中发布的SPI-4.2（POS-PHY L4）v8.4，包含以下信息：

– 新功能

– Bug修复

– 一般信息

– 已知的问题

有关安装说明和设计工具的要求，请参阅（Xilinx答复25222）。

需要修补程序来解决源核心问题。见（Xilinx答复29705）。

解决/修复方法

v8.4中的新功能

– 为ISE 9.2i添加了支持。

– 选择在设计或包装中包含IDELAYCTRL模块。

– 使用DCM生成全速率时钟（SysClk0_GP）的选项。

v8.4中的错误修复

– CR442212：当SnkFFClk与RDClkDiv_GP的比率大于或等于2时，Full_Burst读取模式下的宿核复制硬件中的数据。

– CR438776：Sink Core：SnkBusErrStat信号在1个时钟周期内未对齐。

– CR438764：Sink Core：保留控制字导致数据被丢弃，因此SnkPayloadErr未被断言。

一般信息

– SPI-4.2 Core 8.4版支持Virtex-4和Virtex-5系列。对于Virtex-II和Virtex-II Pro设计，请使用最新版本的SPI-4.2 Core v6.x系列。

– 版本8.4 Core与ISE 9.2i Service Pack 1兼容。

– 如果在单个器件中使用多个SPI-4.2内核，则必须为每个实例生成具有唯一组件名称的内核。请参阅SPI-4.2用户指南“特殊设计考虑”一章下的“多核实例化”部分。

（Xilinx答复29124））将SPI4.2设计从v8.3迁移到v8.4

（Xilinx答复20430） SPI-4.2内核的功耗是多少？

（Xilinx答复15500）如何编辑SPI-4.2（PL4）UCF文件，以便TSClk在DCM中倾斜180度？

（Xilinx答复20017） SPI-4.2内核支持哪些I / O标准？

v8.4中的已知问题

制约因素和实施问题

（Xilinx答复20000）当通过NGDBuild实现SPI-4.2设计时，会出现几条“警告”和“INFO”消息

（Xilinx答复21439）当通过MAP实现SPI-4.2设计时，会出现几条“警告”和“INFO”消息

（Xilinx答复21320）当通过PAR实现SPI-4.2设计时，会出现几条“警告”和“INFO”消息

（Xilinx答复21363） PAR在我的设计中放置组件或完全布线SPI4.2设计时遇到问题

（Xilinx答复20280）当SPI-4.2 FIFO状态信号的I / O标准设置为LVTTL I / O时，PAR中会发生放置失败

（Xilinx答复20040）时序分析器（TRCE）报告“0项分析”..“

（Xilinx答复20319）运行实现时，未定义的I / O（单端）默认为LVCMOS会导致NGDBuild中的警告

一般仿真问题

（Xilinx答复24027）编译XilinxCoreLib会产生错误：“错误 – [URMI]实例中未解析的模块仍保留在设计中”

（Xilinx答复24026）在SPI-4.2设计上运行仿真时，在PhaseAlignRequest之后，Locked_RDClk（来自RDClk DCM）可能会被取消断言

（Xilinx答复21319）在SPI4.2设计实例上运行时序仿真时，会报告几条“TDat错误：数据不匹配”消息

（Xilinx答复21322）在SPI4.2设计上运行时序仿真时，会发生几次SETUP，HOLD和RECOVERY违规

（Xilinx答复20030）在仿真SPI-4.2设计时，预计在仿真开始时会出现多条警告消息

（Xilinx答复15578）使用NC-Verilog（Cadence）或VCS（Synopsys）仿真SPI-4.2（PL4）内核时，会出现异常和不一致的行为

SPI-4.2（PL4）v8.3已知问题

– SPI-4.2 v8.3核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v8.3问题的信息，请参阅（Xilinx答复23846）。

SPI-4.2（PL4）v8.2已知问题

– SPI-4.2 v8.2核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v8.2问题的信息，请参阅（Xilinx答复23846）。

SPI-4.2（PL4）v8.1已知问题

– SPI-4.2 v8.1核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v8.1问题的信息，请参阅（Xilinx答复23487）。

SPI-4.2（PL4）v7.4已知问题

– SPI-4.2 v7.4核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.4问题的信息，请参阅（Xilinx答复22300）。

SPI-4.2（PL4）v7.3已知问题

– SPI-4.2 v7.3核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.3问题的信息，请参阅（Xilinx答复21918）。

SPI-4.2（PL4）v7.2已知问题

– SPI-4.2 v7.2核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.2问题的信息，请参阅（Xilinx答复21032）。

SPI-4.2（PL4）v7.1已知问题

– SPI-4.2 v7.1核心现已过时。请升级到最新版本的核心。有关现有SPI-4.2 v7.1问题的信息，请参阅（Xilinx答复20274）。

评分

欢迎为Ta评分