9.2i MAP，Virtex-4 / -5 – 为什么输入数据有延迟？

问题描述

当我针对Virtex-4或Virtex-5架构时，输入数据会延迟。根据约束指南，IOBDELAY = NONE的默认值。为什么我仍然得到这个额外的延迟？

解决/修复方法

约束指南错误地描述了默认的IOBDELAY是NONE。使用Virtex-4或Virtex-5架构时，如果不使用DCM或PLL捕获输入数据，则在默认模式下使用IDELAY或IODELAY来增加输入路径延迟以实现非正保持时间。可以通过设置“约束指南”中列出的IOBDELAY = NONE约束来消除此输入路径延迟。该文档将在未来版本中更新，以阐明此行为。

在零保持时间延迟模式下，此路径延迟目前分别在SelectIO Logic Resources，IDELAY和IODELAY下的Virtex-4和Virtex-5用户指南中记录。

Virtex-4用户指南：

http://www.xilinx.com/bvdocs/userguides/ug070.pdf

Virtex-5用户指南：

http://www.xilinx.com/bvdocs/userguides/ug190.pdf