保形6.20:对于与旧库使用“等效”的设计,我开始获得“非等效”。这是为什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

保形6.20:对于与旧库使用“等效”的设计,我开始获得“非等效”。这是为什么?

问题描述

当我将Conformal库更新为2007年2月2日发布的库时,我开始对使用旧库的“等效”设计获得“非等效”。这是为什么?

—————————————–

conformallibs.zip

发布日期:2007年2月2日

问题描述:Cadence Verplex Conformal

与ISE 9.1i及更早版本兼容

—————————————–

解决/修复方法

更新库时,verilog2k构造用于某些组件,因此应使用-verilog2k开关来读取新库。

请登录后发表评论

    没有回复内容