XAUI v7.1 – Virtex-5 Verilog包装器中未连接的信号导致GTP发送器相位对齐失败

问题描述

Virtex-5 Verilog包装器中未连接的信号导致GTP发送器相位对齐失败。这不是VHDL示例设计包装器文件中的问题，也不是核心的v7.0或v7.0rev1版本中的问题。

解决/修复方法

在“<core_name> _block.v”文件中，init块的TXENPMAPHASEALIGN输出称为mgt_txenpmaphasealign：

rocketio_init_tx gtp_init_tx（

.USER_CLK（clk156），

.reset段（reset_txsync），

.SYNC_DONE（mgt_tx_ready），

.TXENPMAPHASEALIGN（mgt_txenpmaphasealign），

.TXPMASETPHASE（mgt_txpmasetphase））;

但是在MGT的输入上，信号被称为mgt_txpmaphasealign。信号名称不匹配。因此，MGT的这个输入实际上没有被驱动。这导致MGT输入接地：

.TILE0_TXENPMAPHASEALIGN_IN（mgt_txpmaphasealign），

.TILE1_TXENPMAPHASEALIGN_IN（mgt_txpmaphasealign），

要解决此问题，需要将上面的内容替换为：

.TILE0_TXENPMAPHASEALIGN_IN（mgt_txenpmaphasealign），

.TILE1_TXENPMAPHASEALIGN_IN（mgt_txenpmaphasealign），