9.2i Virtex-5 MAP  – 为什么Virtex-5默认情况下MAP选项设置为“关闭”?-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i Virtex-5 MAP – 为什么Virtex-5默认情况下MAP选项设置为“关闭”?

问题描述

对于其他体系结构,ProjNav中的默认值 – pr <Pack寄存器/锁存到IOB>是“两者”,但对于Virtex-5,它已更改为“无”。为什么Virtex-5的处理方式不同?

注意:此问题涉及MAP的默认ProjNav选项设置。选项设置与默认MAP行为不同。

解决/修复方法

默认选项的这种差异是有意的,并将继续用于未来的新架构。这个决定与更多地融入FPGA和实现更快的内部时钟频率之间的权衡有关。决定将新架构的默认值设置为off(例如,V5),并保留现有架构的默认值不变,以免影响现有设计行为。

请登录后发表评论

    没有回复内容