9.1i Virtex-5 MAP  – 错误:包:2374  – 合并无法将元件与通用绑定组合在一起-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i Virtex-5 MAP – 错误:包:2374 – 合并无法将元件与通用绑定组合在一起

问题描述

我的Virtex-5设计包含一个RAM32M符号,并在MAP期间出现以下Pack错误:

错误:打包:2374 – 合并无法将元件与通用绑定组合在一起。该

失败的主要原因是:

– >从未找到RAM符号的合法展示位置

“regfile_inst / reg_file_inst [14] .select_ram_inst_RAMA_D1”。

– >从未找到RAM符号的合法展示位置

“regfile_inst / reg_file_inst [14] .select_ram_inst_RAMD”。

– >从未找到RAM符号的合法展示位置

“regfile_inst / reg_file_inst [14] .select_ram_inst_RAMD_D1”。

– > RAM符号regfile_inst / reg_file_inst [14] .select_ram_inst_RAMA_D1不能

使用O6输出实现,因为它的写地址信号是

依赖于D LUT站点。必须将所有RAM的A6和WA6引脚绑定

到常数1,因为D LUT站点有两个共享RAM符号。

为什么会出现此错误,如何避免?

解决/修复方法

某些有效的RAM32M和RAM64M配置可能会发生此错误。 ISE版本9.2i sp1已修复此问题。通过打开WebCase,可以使用ISE版本9.1i sp3打开补丁。要求将案例升级为MAP专家。

请登录后发表评论

    没有回复内容