LogiCORE RapidIO v4.1  – 如果修改ireq_gnerator.v文件以添加其他数据包事务,则随核心提供的设计示例可能不起作用-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE RapidIO v4.1 – 如果修改ireq_gnerator.v文件以添加其他数据包事务,则随核心提供的设计示例可能不起作用

问题描述

随核心提供的设计示例将按原样工作,但如果您修改ireq_generator.v文件以添加其他流程(如维护数据包),则可能无法正常工作。随用户示例设计提供的ireq_generator.v文件可能会使用不支持的RapidIO部分DWORD格式对ireq_byte_en_n总线进行编码。

解决/修复方法

此问题已在Serial RapidIO Core的v4.2中修复。请升级到v4.2 Core。

如果您需要尽快解决此问题,请打开WebCase并将此答复记录提交给技术支持工程师。您可以在以下位置打开WebCase:

http://www.xilinx.com/support/clearexpress/websupport.htm

请登录后发表评论

    没有回复内容