9.1i EDK  – “错误:位置:872  – 延迟元件”pci_bridge / pci_bridge / pci_core / I_pcim_lc_32bit_generate.PCI_LC“-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i EDK – “错误:位置:872 – 延迟元件”pci_bridge / pci_bridge / pci_core / I_pcim_lc_32bit_generate.PCI_LC“

问题描述

在EDK 9.1isp2中,我在由opb_pci组成的设计中收到类似于以下内容的错误消息。错误消息抱怨IDELAY。在EDK8.2i中没有发生此错误。

“错误:布局:872 – 延迟元件”pci_bridge / pci_bridge / pci_core / I_pcim_lc_32bit_generate.PCI_LC / IDSEL“已被放置

由于组件“PCI_Bridge_IDSEL_pin”上的以下位置约束,在ILOGIC_X0Y237处:

COMP“PCI_Bridge_IDSEL_pin”LOCATE = SITE“D26”LEVEL 1

但是,尚未使用校准该延迟元件的延迟控制器。请实例化延迟

控制器并应用适当的位置约束,或为设计实例化一个延迟控制器

位置约束。请参阅使用文档以有效使用控制器。

错误:位置:872 – 由于以下原因,延迟元件“pci_bridge / PCI_monitor <0>”已放置在ILOGIC_X0Y252

组件“fpga_0_PCI_Bridge_FRAME_N”上的位置约束:

COMP“fpga_0_PCI_Bridge_FRAME_N”LOCATE = SITE“B26”LEVEL 1

但是,尚未使用校准该延迟元件的延迟控制器。请实例化延迟

控制器并应用适当的位置约束,或为设计实例化一个延迟控制器

位置约束。请参阅使用文档以有效使用控制器。“

解决/修复方法

要解决此问题,请更改约束,以便IDELAY_CTRL和ILOGIC位于同一时钟区域中。

请登录后发表评论

    没有回复内容