Xabel/Fund F1.3/联盟:使用F1.3的XABEL与联盟包(Meor,VIEWLogic)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Xabel/Fund F1.3/联盟:使用F1.3的XABEL与联盟包(Meor,VIEWLogic)

描述

关键词:ABEL,联盟,视图逻辑,工作视图办公室,导师,
DS37

紧迫性:标准

一般描述:

从M1.3/F1.3软件版本开始,Xabel-产品
将只作为基础系列的一部分
软件工具。独立的Xable产品(以前DS31)
将不再可用。保修DS31中存在的
使用Xilinx联盟系列软件的客户将
自动接收Foundation系列F1.3软件
用以编译他们的ABEL代码的包。下面是
关于如何使用F1.3安装和使用ABEL的说明
联盟包。(此信息包含在
装运此升级版)

解决方案

基础的Xabel-Fuffic流动

此文件将提供安装的说明。
适当的软件,编译ABEL文件的基础,以及
然后将所得网表合并为第三方
方案设计。

安装M1.3联盟实现工具
1)安装联盟系列VM1.3核心技术CD
在联盟系列VM1.3发布说明。

安装基础设计输入工具
可用磁盘空间的数量和范围
您希望使用基础工具将决定多少
软件是从这个光盘安装的。
2)插入F1.3设计入门工具CD。
3)当主安装屏幕出现时,选择“设计”
“如果主安装屏幕没有自动弹出,请从CD运行StuuP.EXE程序。
4)按照屏幕上的说明进行操作。当被问到哪一个
要运行的安装类型,请选择“自定义”。
5)在选择组件屏幕上,您将有选择权。
安装软件的各个部分。减少
需要的磁盘空间数量,您可以选择不安装
示例项目,或者只安装那些涉及
ABEL。您也可以选择只安装那些库。
对于器件,你将被计费。以下是摘要
可用组件:

需要的程序文件
X-VHDL -不需要。需要单独的许可证才能运行。
示例项目-不需要,但您可能需要安装
只是ABEL项目
系统库-至少需要一个。你可以选择
只有那些你会选择的家庭。
钥匙锁驱动程序-不需要。(仅适用于X-VHDL)

即使使用最少的安装,您也有使用的能力。
基础软件的所有特性,除此之外
的X-VHDL编译器。

6)完成基础设计入口工具安装
按照指示。

安装基础设计实现工具
7)返回到主安装屏幕,并选择“设计”
实现工具“
8)提示时,安装基础设计
实现工具光盘。
9)运行安装程序.EXE,如果安装屏蔽不
自动启动。
10)按照屏幕上的说明进行操作。安装
目录应该是同一个目录的联盟
安装了核心工具。(默认情况下,c:\xilinx)
11)当被要求选择安装类型时:
11a)如果你计划使用ABEL的基础工具
仅编译,选择“设计输入工具组件”
只有。”
11b.)如果你计划使用基础工具的示意图
录入或仿真以及ABEL编译,选择
“典型安装”当被要求选择产品时
类型,选择基准或标准。当被要求选择时
“软件组件安装”只选择核心
可执行文件和XABEL接口。这个假设
充分实施核心工具已经
从联盟CD安装,如在步骤1中)。
12)按指示完成安装。

使用基础编译ABEL宏
下面的过程概述了创建的基本流程
建立和编译一个或多个ABEL的项目
用于合并到第三方示意图的宏。为了
基础设计输入工具的完整文档
和XabelPo界面,请参阅
基础项目管理器(帮助&基础帮助内容)。

1)调用基础项目管理器。
2)通过选择文件和新项目来创建一个新项目。
3)选择合适的设计目录和家庭。
4)通过点击HDL编辑器调用HDL编辑器
项目管理器的按钮。
5)选择“现有文件”,并浏览以查找.abl文件。
6)由于ABEL文件将是顶级的模块
Schematic,确保“宏”编译开关是
在综合-GT选项对话框中选择。
7)综合ABEL码,选择综合-GT;
综合。
8)将为模块创建.EntNETLIST文件
放置在项目目录中。
9)遵照下面的说明,把这个EDN结合起来。
NETLIST到视图逻辑工作视图办公室或导师
图形Schematic设计。

视图逻辑工作视图办公室
事业的发展

一旦在基础中创建了EDIF文件
环境中,必须在视图逻辑中实例化EDIF。
示意图。

用输入完成ABEL模块的新符号
和输出引脚。确保所有的输入和输出
端口按名称匹配符号。总线用方括号
符号:总线[3:0]。如果已经由SyGEN创建的符号
存在,只需删除DEF= XABEL和文件= abelFiel.abl
属性在继续之前。

必须添加两个属性来完成符号。
在符号窗口中右击(但在符号框外)
并选择属性。在“块”选项卡下,更改
符号类型到模块。这将阻止EDFF
NETLISTER从寻找潜在的示意图。然后,
在“属性”选项卡下,添加具有名称的属性
文件和abelFiel.Enn的值。如果EDIF文件不是
位于项目目录中,然后到
必须指定EDN文件。

如果ABEL代码以这样的方式修改,即输入或
输出端口被修改,然后符号必须是
手动更新以匹配新的ABEL模块。

因为ABEL模块没有门级
视图逻辑域中的表示,设计意志
必须通过NGDBug编译,以便处理
ABEL部分在执行功能仿真之前。
VIEW逻辑接口和教程指南的第4章描述了这个过程。
还有一个按钮解决方案
可用于这些步骤。Xilinx中的第1985类解
解决方案数据库包含文件和安装说明
对于这种流动。

没有时间变化仿真流程是必需的。

此过程也适用于PopVIEW用户,但
上面列出的一些命令对于工作站版本的VIEWDRAW略有不同。

导师图形设计建筑师
事业单位

一旦在基础中创建了EDIF文件
环境中,你必须在你的导师中实例化EDIF。
图形示意图。注意,因为这个EDIF文件来自
一个Windows 95/NT环境下,你应该运行一个DOS到UNIX
此EDF文件上的文件转换实用程序(如DOS2UNIX)
以避免可能的文件格式问题。

用输入和输入完成ABEL模块的新符号
输出引脚。确保所有的输入和输出端口
按名称匹配符号。总线用圆括号
符号:总线(3:0)。如果已经由SyGEN创建的符号
存在,只需删除DEF= XABEL和文件= abelFiel.abl
属性在继续之前。

必须添加一个属性来完成符号。用
加载到符号编辑器中的ABEL模块的符号,
选择鼠标右键?属性(逻辑)?添加
单一财产。对于属性名,输入文件。为了财产
值,输入abelFiel.Edif,其中abelFrm是
由这个符号表示的ABEL模块。如果EDIF文件是
未位于项目目录中,则指向
必须指定EDIF文件。

如果ABEL代码以这样的方式修改,即输入或
输出端口被修改,然后符号必须是
手动更新以匹配新的ABEL模块。

因为ABEL模块没有门级
在导师领域内的表现,设计
将不得不通过NGDBug和PLDYEDF2SIM编译
为了处理ABEL模块并生成合适的
PLDYQuICSIM仿真模型PLDYQuiSIM必须是
从PLDYEDF2SIM上运行输出网表。(注释)
仿真值到原来的示意图,你可以启用
PLDYQuICSIM中的交叉探测。第6章,&;93 & gt;混合设计
在StudioTop& lt;94 & gt;在导师图形界面/教程指南中,描述了这个过程中的
lt;93和gt;综合后的功能仿真lt;94和gt节。

没有时间变化仿真流程是必需的。

请登录后发表评论

    没有回复内容