MIG v1.7 / v1.72  –  Virtex-5 DDR2 MIG设计停留在时序仿真和硬件的Stage-3校准中-Altera-Intel社区-FPGA CPLD-ChipDebug