如果CLKFB未使用且接地或接高电平,则Virtex-5 DCM  –  DCM无法正常工作-Altera-Intel社区-FPGA CPLD-ChipDebug

如果CLKFB未使用且接地或接高电平,则Virtex-5 DCM – DCM无法正常工作

问题描述

当在包含DCM的Virtex-5设计中未使用CLKFB时,引脚可以接高电平,接地或保持未连接状态(仅限Verilog设计)。当CLKFB接高电平或接地时,DCM可能无法锁定且无法正常工作。

解决/修复方法

当DCM组件上未使用CLKFB时,请使用Verilog进行DCM实例化,并使引脚保持未连接状态。

此问题将在ISE 9.2i设计工具中得到解决,以便您可以在未使用时将CLKFB置为高电平或低电平。

请登录后发表评论

    没有回复内容