9.1i ChipScope  – 使用RocketIO向导生成MGT时,Virtex-4 IBERT属性设置与设置不完全匹配-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i ChipScope – 使用RocketIO向导生成MGT时,Virtex-4 IBERT属性设置与设置不完全匹配

问题描述

生成ChipScope IBERT Core时,UCF文件中包含某些属性设置,以按用户指定的线路速率启动核心。如果在Vocketex-4 MGT的RocketIO向导中使用完全相同的参数(线速率,refclk速率,结构宽度等),将导致稍微不同的属性设置。

解决/修复方法

从9.2i ChipScope开始,ChipScope CORE Generator和RocketIO Wizard之间的设置将达成一致。但是,如果在ChipScope分析仪中运行时更改了线路速率,则新线路设置与RocketIO向导中为该线路速率生成的设置之间可能存在一些细微差别。

请登录后发表评论

    没有回复内容