9.1i EDK  –  ML505板以位反转顺序读取GPIO DIP开关-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i EDK – ML505板以位反转顺序读取GPIO DIP开关

问题描述

对于BSB生成的设计,生成的TestApp_Peripheral软件以位反转顺序显示GPIO DIP开关(SW8)的设置。组成DIP SW8的八个独立开关从左到右编号为1到8。如果DIP开关1到4设置为ON,并且DIP开关5到8设置为OFF,则运行TestApp_Peripheral报告开关设置为0xF而不是0xF0。

解决/修复方法

最新的EDK 9.1i Service Pack中已修复此问题,可从以下位置获得:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

包含该修复程序的第一个Service Pack是EDK 9.1i Service Pack 2。

请登录后发表评论

    没有回复内容