9.1i EDK – 错误：MDT – 参数RS232_Uart的给定值：C_CLK_FREQ – system.mhs第184行= 75000000

问题描述

在创建Base System Builder设计之后，我在时钟DRC中遇到类似于以下内容的错误：

执行时钟DRC ……

错误：MDT – 参数RS232_Uart的给定值：C_CLK_FREQ – system.mhs第184行= 75000000，而基于顶级时钟端口的指定频率的自动计算值为= 0。

为OPTION PLATGEN_SYSLEVEL_UPDATE_PROC运行UPDATE Tcl程序…

错误：MDT – platgen因错误而失败！

解决/修复方法

最新的EDK 9.1i Service Pack中已修复此问题，可从以下位置获得：

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp