Virtex-4 / -II Pro Aurora v2.7 – 9.1i IP更新3的发行说明和已知问题（9.1i_IP3）

问题描述

本发行说明和已知问题答复记录适用于9.1 IP3中发布的Virtex-4和Virtex-II Pro Aurora v2.7，包含以下信息：

– 新功能

– 已知的问题

有关安装说明，一般CORE Generator已知问题和设计工具要求，请参阅（Xilinx答复24847） 。

解决/修复方法

发行说明

– 现在可以通过从ISE调用COREGen来生成Aurora Core

在v2.7中修复的错误

– CR 436773：为VCODAC_INIT和CPSEL分配的值不正确

– CR 436564：COREGen GUI显示GT11参考时钟的无效频率值

– CR 436364：Simplex伙伴仿真因错误.do文件而失败

– CR 434801：LogiCORE Aurora v2.7用户指南（UG061.pdf）中缺少输入端口，RX_SIGNAL_DETECT和RESET_CALBLOCKS的描述

– CR 433684：对于1.5Gbs，Aurora错误地将ENABLE_DCDR设置为TRUE

– CR 433301：许可证状态对话框错误地表明您无权访问Aurora Core的源代码

– CR 432196：SYNC_CLK LogiCORE Aurora v2.7用户指南（UG061.pdf）的错误描述

已知的问题

– 重要！请参阅（Xilinx答复25470）

– Xilinx NGDBuild和MAP工具中存在一个错误，可防止使用REFCLK的Virtex-II ProX模块正确处理。要解决此问题，必须将来自所有MGT的BREFCLKNIN和BREFCLKPIN信号连接到模块顶层的引脚。 REFCLK仍将用作MGT的参考时钟。