10.1时序约束 –  BRAMS_PORTA和BRAMS_PORTB预定义组对Virtex-4和Virtex-5无效-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1时序约束 – BRAMS_PORTA和BRAMS_PORTB预定义组对Virtex-4和Virtex-5无效

问题描述

针对Virtex-4或Virtex-5器件时,以及使用BRAMS_PORTA或BRAMS_PORTB预定义组时,会发出以下消息:

XdmHelpers:789 – 处理属性“TNM = BRAMS_PORTA:

TG_clk133_BRAMS_PORTA“on signal”clk133“:”BRAMS_PORTA“不是此架构的有效预定义类型。

XdmHelpers:789 – 处理属性“TNM = BRAMS_PORTB:

TG_clk133_BRAMS_PORTB“on signal”clk133“:”BRAMS_PORTB“不是此体系结构的有效预定义类型。

解决/修复方法

Virtex-4和Virtex-5架构不支持BRAMS_PORTA和BRAMS_PORTB预定义组。

请登录后发表评论

    没有回复内容