LogiCORE RapidIO  – 使用ML523 rev D板或更高版本时所需的信号反转-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE RapidIO – 使用ML523 rev D板或更高版本时所需的信号反转

问题描述

当我使用针对Virtex-5器件的Endpoint示例(示例设计)生成核心时,CORE Generator会创建针对ML523板所需的文件。

解决/修复方法

在Serial RapidIO v4.2中,有一个GUI选择来指示“工程样本”。选择此选项时,它假定您正在使用ML523 Rev A,B或C以及工程样品部件,并且板上的按钮(load,go,local_reset,link_reset)不会反转。如果您有ML523 Rev D及更高版本,请不要选择“工程样品”。不选择“工程样品假设您有生产零件,生成的设计文件将具有ML523的反转按钮。

如果您仍在使用Serial RapidIO v4.1,则不会选择“工程样品”,并且将为ML523 Rev A,B或C生成示例设计文件。如果您有ML523 Rev D或更新版本,则必须反转来自端点示例设计中按钮的信号。

“<component_name> / example_design / <component_name> _top.v”文件中需要极性反转的信号如下:

加载

local_reset

link_reset

编辑上述文件以反转信号。

请登录后发表评论

    没有回复内容