9.1i SP2 Virtex-5 MAP  –  DCM2PLL配置的PLL补偿设置不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i SP2 Virtex-5 MAP – DCM2PLL配置的PLL补偿设置不正确

问题描述

已经确定在ISE版本9.1i SP2中引入了软件回归,以便MAP为DCM2PLL配置错误地设置PLL补偿。补偿错误地设置为INTERNAL而不是DCM2PLL。

解决/修复方法

此问题目前计划在ISE版本9.2i中修复。

同时,可以使用以下用户约束(.ucf)更正此问题:

INST“pll_name”COMPENSATION = DCM2PLL;

请登录后发表评论

    没有回复内容