Virtex-5 – 如何使用单个时钟为多个bank计时？

问题描述

要通过具有时钟功能的I / O和BUFIO将32位（或更大）差分数据总线连接到Virtex-5 FPGA，需要多个存储区。但是，BUFIO只能访问单个存储区中的引脚。这是如何实现的？

解决/修复方法

在Virtex-5器件中，BUFIO可以在由40个IOB组成的单个存储区中为IOB提供时钟。如果您的接口需要超过40个IOB，则可以使用零延迟时钟缓冲器来复制时钟，并将其布线到您需要的其他存储区上的I / O时钟。