LogiCORE FIFO Generator v3.3  – 启用ECC功能时,GUI最后一页中的“估计FIFO使用”功能不准确-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIFO Generator v3.3 – 启用ECC功能时,GUI最后一页中的“估计FIFO使用”功能不准确

问题描述

启用ECC功能时,报告的GUI最后一页中给出的核心使用的FIFO数量不准确。此功能仅适用于Virtex-5通用或独立时钟内置FIFO配置。

解决/修复方法

请改用以下公式来估算使用的FIFO数量:

综合(宽度/ 64)x综述(深度/ 512)

请登录后发表评论

    没有回复内容