VCS,SmartModel / SWIFT接口 – 如何在VCS中使用MGT和PPC 64位SmartModel?-Altera-Intel社区-FPGA CPLD-ChipDebug

VCS,SmartModel / SWIFT接口 – 如何在VCS中使用MGT和PPC 64位SmartModel?

问题描述

Hard IP仿真流程使用Synopsys VMC模型来仿真IBM PowerPC微处理器和RocketIO多千兆位收发器。由于VMC模型是从实际设计派生出来的独立于仿真器的模型,因此它们是准确的评估模型。要仿真这些模型,必须使用支持SWIFT接口的仿真器。

从ISE 9.1i开始,Xilinx具有64位SmartModel支持。

这些模型在VCS中如何使用?

解决/修复方法

Xilinx建议使用32位仿真,除非由于存储空间限制需要进行64位仿真。我们传统上看到64位仿真器中的仿真性能较慢。

在Linux 64上使用VCS-MX时,应使用VCS-MX X2006.06或更高版本。

运行VHDL仿真时,运行compxlib以预编译库。

有关compxlib的信息,请参见http://www.xilinx.com/support/documentation/dt_ise.htm上的软件手册

setup file – 必须为正确仿真设置的变量的描述。

例如

setenv XILINX <Xilinx路径>

setenv VCS_HOME <VCS路径>

setenv LM_LICENSE_FILE <license.dat>:$ {LM_LICENSE_FILE}

setenv VCS_SWIFT_NOTES 1

setenv LMC_HOME $ XILINX / smartmodel / lin64 / installed_lin64

setenv LMC_CONFIG $ LMC_HOME / data / amd64.lmc

setenv VCS_CC gcc

setenv LD_LIBRARY_PATH $ LMC_HOME / sim / pli / src:$ LMC_HOME / lib / amd64.lib:$ LD_LIBRARY_PATH

setenv PATH $ {LMC_HOME} / bin:$ {VCS_HOME} / amd64 / bin:$ {VCS_HOME} / bin:$ {PATH}

setenv PATH $ {XILINX} / bin / lin64 $ {PATH}

请更改“<>”中包含的参数以匹配您的系统配置。

仿真文件 – 示例VCS编译仿真脚本,说明必须编译和加载哪些文件以进行仿真。您可以通过适当地包含设计和测试平台文件来修改此文件以仿真设计。

例如

vcs -lmc-swift -full64 \

<design> .v <testbench> .v \

$ {XILINX} /verilog/src/glbl.v \

-y $ {XILINX} / verilog / src / unisims + libext + .v \

-y $ {XILINX} / verilog / src / simprims + libext + .v \

-y $ {XILINX} / smartmodel / lin / wrappers / vcsmxverilog + libext + .v \

sim -l vcs.log

请更改“<>”中包含的参数以匹配您的设计文件和测试平台。

更新了每个文件后,即可运行仿真。

请登录后发表评论

    没有回复内容