9.1.1 CPLDfit  – “警告:Cpld:823  – 时钟clk出现在OFFSET中”-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1.1 CPLDfit – “警告:Cpld:823 – 时钟clk出现在OFFSET中”

问题描述

在9.1.1 CPLDfit中,如果偏移约束中的时钟信号没有应用BUFG约束,并且未分析OFFSET约束,则会出现以下警告:

“警告:Cpld:823 – 出现在OFFSET timespec中的时钟clk当前必须在您的设计中明确声明为全局时钟输入(BUFG)。将忽略引用此时钟的OFFSET约束。”

解决/修复方法

要解决此问题,用户可以应用BUFG约束。

例如(在UCF中):

NET“clk”BUFG = CLK;

有关BUFG约束的更多信息,请参阅“约束指南”。

http://toolbox.xilinx.com/docsan/xilinx10/books/docs/cgd/cgd.pdf

请登录后发表评论

    没有回复内容