9.1i EDK,microblaze_v5_00_c  – 当在microblaze_v5中使用H / W mult时,UART 16550不向终端提供输出-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i EDK,microblaze_v5_00_c – 当在microblaze_v5中使用H / W mult时,UART 16550不向终端提供输出

问题描述

我的设计是使用MicroBlaze H / W乘法器构建的。运行TestApp_Peripheral时,终端上没有输出。当设计没有H / W乘法器时,设计会在终端上产生输出。

解决/修复方法

此问题与DSP48E导致交换CE信号的优化错误有关。由于此错误,MULI结果为“0”,这会导致不正确的UART波特率,并导致UART无输出。

此外,这个问题是由DSP48或DSP48E中MREG的不正确合并引起的。任何利用硬件乘法器的EDK IP都会遇到这个问题。

要解决此问题,请更改MicroBlaze以使用软件乘法器,或者为Virtex-4设置环境变量XIL_MAP_NO_DSP_AUTOREG或为Virtex-5设置XIL_MAP_NO_DSP48E_AUTOREG,如下所述。

将MicroBlaze更改为使用软件倍增器

1.在XPS的System Assembly View中,右键单击MicroBlaze实例,然后选择Configure IP。

2.在“指令”选项卡转发时,请确保取消选择“启用整数乘数”。

3.按OK按钮。

设置环境变量

视窗

1.右键单击“我的电脑”并选择“属性”。

2.单击“高级”选项卡。

3.单击“环境变量”按钮。

4.选择“新建”按钮(“系统”或“用户变量”)。

5A。 “变量名称:”是XIL_MAP_NO_DSP_AUTOREG。 – Virtex-4

5B。 “变量名称:”是XIL_MAP_NO_DSP48E_AUTOREG。 –Virtex-5

6.“变量值:”为1。

Unix(tcsh)

Virtex-4的

setenv XIL_MAP_NO_DSP_AUTOREG

请登录后发表评论

    没有回复内容