9.1 XST  –  XST误解了相对PERIOD约束,导致时序分析不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1 XST – XST误解了相对PERIOD约束,导致时序分析不正确

问题描述

如果以MHz定义PERIOD并且将另一个周期指定为原始周期的倍数,则XST会错误解释约束,而不是相乘。此问题导致V5 LXT / SXT的PCIE设计利用率低下。

例如:

XST总是将相关时钟约束的“周期”相乘,而不是查看主要约束的原始单位。

TIMESPEC TS1 = PERIOD clk1 250MHz;

TIMESPEC TS2 = PERIOD clk2 TS1 * 2;

XST将TS1视为4 ns,TS2视为8 ns。这导致clk2在125MHz处被优化,这是不正确的。

解决/修复方法

此问题已在ISE 9.1i Service Pack 2中得到解决。在此问题得到解决之前,应分配每个TIMESPEC并指定独立于其他规范的单个规范。

请登录后发表评论

    没有回复内容