9.1.01i架构向导 – DCM到PLL模式不允许DCM差分CLKIN输入

问题描述

关键字，Arch Wizard，DCM，PLL，Virtex-5，V5，差分Clk输入

目前，架构向导在创建DCM到PLL的时钟方案时不允许使用差分时钟输入。这是因为体系结构向导不允许用户选择IBUFGDS作为输入缓冲区。

解决/修复方法

此问题将在未来的软件版本中解决。在此问题得到解决之前，用户需要使用IBUFG生成系统。生成系统后，必须修改代码以支持IBUFGDS。