LogiCORE XAUI v7.0 – Virtex-5 GTP TX初始化块所需的更改

问题描述

在GTP TX缓冲区旁路模式下，您需要确保GTP向导提供的tx_sync块保持复位状态，直到有一个稳定的时钟，并且GTP PLL已锁定在两个磁贴中。目前，tx_sync块仅保持复位状态，直到存在稳定时钟。由此产生的影响是相位校准过程可能不正确，导致来自任何GTP的输出数据不正确。此外，之前，Virtex-5 RocketIO相位对齐电路会在相位对齐完成后将TXENPHASEALIGN设置为低电平。该信号应保持高电平。

解决/修复方法

对于Verilog

在<xaui_core_name> _block.v中更改第410行来自：

.reset段（reset156），

至：

.RESET（reset156 || ~lock），

在rocketio_init_tx.v更改第111行来自：

分配TXENPMAPHASEALIGN = wait_stable_r | phase_align_r;

至：

assign TXENPMAPHASEALIGN =！begin_r;

对于VHDL

在<xaui_core_name> _block.vhd中更改行661来自：

RESET => reset156，

至：

RESET => rocketio_init_tx_reset，

并添加：

signal rocketio_init_tx_reset：std_logic;

rocketio_init_tx_reset <=（reset156或（not lock））;

在rocketio_init_tx.vhd更改第130行来自：

TXENPMAPHASEALIGN <= wait_stable_r或phase_align_r;

至：

TXENPMAPHASEALIGN <= not begin_r;