System Generator for DSP 8.2.02  – 当我将第一个引脚添加到EDK处理器模块中的“TO FIFO”的“TO FIFO”共享存储器和存储器映射时,为什么会收到错误?-Altera-Intel社区-FPGA CPLD-ChipDebug