LogiCORE FIR编译器v3.0 – 为什么不使用具有对称系数结构的乘法累加滤波器架构的对称性，用于插值滤波器并且针对Virtex / -E / -II / -II Pro和Spartan-II / -IIE / -3 / -3E / -3A器件？

问题描述

对于具有对称系数结构的乘法累加滤波器架构，为什么不利用对称性进行插值滤波器并针对Virtex，Virtex-E，Virtex-II，Virtex-II Pro，Spartan-II，Spartan-IIE，Spartan-3， Spartan-3E或Spartan-3A器件？

解决/修复方法

当指定为这些器件使用MAC FIR结构时，使用MAC FIR v5.1内核，并且如MAC FIR v5.1内核的数据表中所述，它不使用对称性。

在所有版本的FIR编译器中，此问题不会影响Virtex-4，Virtex-5或Spartan-3A DSP。

该限制已从FIR编译器v3.2中删除，并且所有系列都支持使用对称性。

有关LogiCORE FIR编译器发行说明和已知问题的详细列表，请参阅（Xilinx答复29138） 。