Virtex-4 FX RocketIO – 推荐的VCODAC_INIT，CPSEL和RXRCPADJ属性设置

问题描述

Virtex-4 RocketIO向导v1.4，Aurora向导v2.6及更早版本通常会正确设置这些属性。但是，在某些情况下，向导会为RXVCODAC_INIT，VCODAC_INIT，TXCPSEL，RXCPSEL和RXRCPADJ选择不正确的属性设置。如果这些值设置不正确，则RX和TX PLL可能无法锁定或可能出现过多的抖动。

解决/修复方法

RXVCODAC_INIT，VCODAC_INIT，TXCPSEL，RXCPSEL和RXRCPADJ的正确设置取决于VCO频率。 VCO频率等于RX / TXPLLNDIVSEL属性的REFCLK频率时间（Fvco = Frefclk * PLLNDIVSEL）。

VCODAC_INIT和RXVCODAC_INIT *

2.488 GHz <Fvco <= 2.99 GHz – VCODAC_INIT，RXVCODAC_INIT = 0x005。

2.99 GHz <Fvco <= 4.19 GHz – VCODAC_INIT，RXVCODAC_INIT = 0x029。

4.19 GHz <Fvco <= 4.75 GHz – VCODAC_INIT，RXVCODAC_INIT = 0x21F。

4.75 GHz <Fvco <= 5 GHz – VCODAC_INIT，RXVCODAC_INIT = 0x251。

TXCPSEL和RXCPSEL

仿真CDR：

2.488 GHz <Fvco <= 3.124 GHz – TXCPSEL，RXCPSEL = FALSE。

3.124 GHz <Fvco <5.0 GHz – TXCPSEL，RXCPSEL = TRUE。

数字CDR（过采样）：

RXCPSEL =总是FALSE。

RXRCPADJ

此属性仅影响仿真CDR。

2.488 GHz <Fvco <= 2.7 GHz – RXRCPADJ = 010。

2.7 GHz <Fvco <= 4.0 GHz – RXRCPADJ = 011。

4.0 GHz <Fvco <= 5 GHz – RXRCPADJ = 110。

Virtex-4 RocketIO向导v1.5及更高版本将正确设置这些属性。

*这些数字已针对可靠性和PLL锁定时间进行了优化。小于推荐值可能导致更长的锁定时间和屏蔽其他边缘条件。