8.2i EDK SP2  –  plb_ddr2_v1_00_a和plb_ddr2_v1_01_a包含校准逻辑中的极端情况,导致从内存中偶尔读取数据损坏或挂起处理器-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2i EDK SP2 – plb_ddr2_v1_00_a和plb_ddr2_v1_01_a包含校准逻辑中的极端情况,导致从内存中偶尔读取数据损坏或挂起处理器

问题描述

PLB_DDR2(plb_ddr2_v1_00_a,plb_ddr2_v1_01_a)包含校准逻辑中的极端情况,导致从存储器读取的数据损坏或挂起处理器。此外,写数据路径FIFO空标志存在问题。

有关其他信息,请参阅“更改日志”。

解决/修复方法

该补丁修复了校准逻辑中的极端情况以及写入数据路径FIFO空标记的问题。

该核心的最新版本将在EDK 9.1.01i中发布。

您可以从以下链接下载最新的“plb_ddr2_v1_02_a”补丁:

http://www.xilinx.com/txpatches/pub/applications/misc/plb_ddr2_v1_02_a.zip

要安装修补程序,请按照(Xilinx答复23474)中提供的说明进行操作 – “如何在EDK工具中安装处理器IP内核的修补程序?”

请登录后发表评论

    没有回复内容