LogiCORE SPI-4.2(POS-PHY L4) – 包装文件中定义的未使用端口-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4) – 包装文件中定义的未使用端口

问题描述

为什么我在包装器文件中看到未使用的端口?

例如,当我选择区域时钟时,SPI4.2内核中不应使用DCM。但是,我仍然在包装器中看到以下信号:

输入DcmReset_RDClk;

输出Locked_RDClk;

输出DcmLost_RDClk;

输入DcmReset_TDClk;

输入DcmReset_TSClk;

输出Locked_TDClk;

输出Locked_TSClk;

输出DcmLost_TDClk;

输出DcmLost_TSClk;

当我选择静态对齐(非动态对齐)时,特定于动态相位对齐的以下信号仍会出现在包装文件中:

输入PhaseAlignRequest;

输出SnkDPAFailed;

输出PhaseAlignComplete;

output [16:0] SnkDPARamData;

输出[6:0] SnkDPARamAddr;

输出SnkDPARamValid;

解决/修复方法

无论用户选择何种配置(全局或区域时钟,静态或动态对齐),SPI-4.2内核都随附通用包装文件。在包装器中,出现了许多未使用的输出信号,尽管它们不是必需的并且可以忽略。另外,为了避免综合和工具错误,将输入信号连接到适当的逻辑“1”或“0”。

对于这些端口,建议采用以下方法:

输入DcmReset_RDClk; //绑定到逻辑“0”

输出Locked_RDClk; // 忽视

输出DcmLost_RDClk; // 忽视

输入DcmReset_TDClk; //绑定到逻辑“0”

输入DcmReset_TSClk; //绑定到逻辑“0”

输出Locked_TDClk; // 忽视

输出Locked_TSClk; // 忽视

输出DcmLost_TDClk; // 忽视

输出DcmLost_TSClk; // 忽视

输入PhaseAlignRequest; //绑定到逻辑“0”

输出SnkDPAFailed; // 忽视

输出PhaseAlignComplete; // 忽视

output [16:0] SnkDPARamData; // 忽视

输出[6:0] SnkDPARamAddr; // 忽视

输出SnkDPARamValid; // 忽视

请登录后发表评论

    没有回复内容