8.2i Virtex-II MAP  – “错误:PhysDesignRules:1312  – 发现相邻RAMB16和MULT18X18放置的非法信号连接。”-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2i Virtex-II MAP – “错误:PhysDesignRules:1312 – 发现相邻RAMB16和MULT18X18放置的非法信号连接。”

问题描述

当我在ISE 8.2.03i中实现设计时,会出现错误消息:

“错误:PhysDesignRules:1312 – 发现相邻RAMB16和MULT18X18放置的非法信号连接”

解决/修复方法

此问题与检测连接检查的误报的设计规则检查有关。对于ISE版本10.1i,此检查将得到修复。同时,通过约束组件或通过设置以下环境变量可以避免此问题:

视窗

SET XIL_PAR_KEEP_BRAM_MULT_APART = 1

Linux和Solaris

setenv XIL_PAR_KEEP_BRAM_MULT_APART 1

有关设置ISE环境变量的一般信息,请参阅(Xilinx答复11630)

请登录后发表评论

    没有回复内容