3.1i核心生成器-用于PDA FIR滤波器、RAM和ROM.的样本CoeGeNE.COE系数文件-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i核心生成器-用于PDA FIR滤波器、RAM和ROM.的样本CoeGeNE.COE系数文件

描述

关键词:COREGEN,核心生成器,ROM,RAM,FIR,滤波器,PDA,SDA

紧迫性:标准

一般描述:
下面是FIR滤波器、ROM和RAM的样本核心生成器系数(.COE)文件。

示例COE文件也可以在CeleGee安装中找到,在CeleGe\WKG目录下在CalEGEN安装树中。

解决方案

FIR滤波器:

组件名称=PDAFIR;
数量为8;
基数=16;
输入宽度=8;
Ceffl宽度=8;
输出宽度=20;
对称=真;
级联=假;
TrimeSimeTyByROMS=FALSE;
SigndIn输入数据=FALSE;
COEFATDATA=20,A,15,34;

下面是对系数文件中关键词的简要说明:

组件名:声明组件的名称。

TopBo.O.TAP:指定抽头的数量。

基数:指定系数的基数。(基数=10表示系数为基10(十进制)格式;基数=16表示系数为十六进制格式。)

输入宽度:指定输入宽度。

COFEFULL宽度:指定输出宽度。

输出宽度:指定输出宽度。

对称性:指定滤波器的对称性。(“真”)表示滤波器系数是对称的,“假”意味着它们是不对称的。

级联:指定是否启用了过滤器的级联能力。

TrimiSunTyByROM:裁剪与ROM模块相关的不必要的逻辑。此选项可以通过裁剪未使用的逻辑来节省一些资源;然而,使用此选项可能会减少最大输出位宽度。

有关更多信息,请参阅FIR滤波器的规格表。

注册(分布式)ROM:

组件名称No.ROM48 x8;
数据宽度=8;
地址宽度=6;
深度=48;
基数=16;
MeMeDATA分别为0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、2
1,22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37、38、39、40、41
42、43、44、45、46、47;

有关更多信息,请参阅核心生成器中注册ROM的联机规范表。

双端口和单端口(分布式)RAM:

组件名为DPRAM48×8;
数据宽度=8;
地址宽度=6;
深度=48;
基数=16;
MeMeDATA分别为0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24;
25、26、27、28、29、30、31、32、33、34、35、36、37、38、39、40、41、42、43、44、45、46、47;

“MeMeDATA”字段允许您指定核心生成器RAM的初始化值。单端口RAM的COE文件的格式与双端口RAM的格式相同。

有关更多信息,请参阅注册公羊的核心生成器规格表。

请登录后发表评论

    没有回复内容