LogiCORE PCI v4.2  –  9.1i IP更新1的发行说明和已知问题(9.1i_IP1)-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE PCI v4.2 – 9.1i IP更新1的发行说明和已知问题(9.1i_IP1)

问题描述

本发行说明和已知问题答复记录适用于9.1i IP Update 1中发布的LogiCORE PCI v4.2,包含以下信息:

– 一般信息

– 新功能

– Bug修复

– 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅(Xilinx答复24307)

解决/修复方法

一般信息

LogiCORE PCI v4.2仅支持Virtex-5和更新的架构。对于所有其他器件,请使用v3.161 PCI Core。有关此内核的更多信息,请参阅(Xilinx答复24605)

新功能

– 支持ISE 9.1i SP1

– Synplicity示例设计流程

– 支持66 MHz的Virtex-5 XC5VLX50FF1153-2和XC5VLX50TFF1136-2

Bug修复

– CR 433260:修复了在启动突发内存写入时核心可能已丢弃用户的第一个DWORD的问题。

已知的问题

– 在发布时,请参阅随核心提供的发行说明文本文件,了解已知问题。

– – 请参阅(Xilinx答复25023) ,了解有关Virtex-5设计在9.1i sp3中失时的信息。

请登录后发表评论

    没有回复内容